Expert design logic ASIC H/F

Rejoignez Bull, un leader de l'innovation technologique. En tant qu'Ingénieur Design Logique, vous participerez à l'écriture des spécifications de micro-architecture de l'ASIC, développerez en SystemVerilog la vue RTL d'une partie des fonctions de l'ASIC, et travaillerez en étroite collaboration avec les équipes de vérification et de design physique. Vous participerez également à la validation de l'ASIC une fois sa fabrication effectuée.

• Participer à l’écriture des spécifications de micro-architecture de l’ASIC et développer en SystemVerilog la vue RTL.
• Travailler en étroite collaboration avec l’équipe vérification pour établir un plan de vérification et assurer son suivi.
• Participer à la validation de l’ASIC une fois sa fabrication effectuée.

Description du profil

**Profil recherché :**

• Ingénieur(e) ou formation équivalente BAC+5 ou plus en électronique numérique
• Bonne communication dans un contexte de travail en équipe, en contact avec les autres équipes
• Rigueur, autonomie et bon relationnel
• Anglais courant (écrit et oral, coopération avec des collègues anglophones)

**Compétences techniques :**

• 5ans d'expérience en conception ASIC/FPGA en SystemVerilog, Verilog, ou VHDL
• Une bonne connaissance ou expérience dans un ou plusieurs des domaines suivants serait appréciée :
• Langage Python
• Outil de gestion des révisions de fichiers, notamment git

• **Localisation du poste :**
• Le poste est basé aux Clayes-sous-Bois (78). Télétravail partiel possible.