← Back to job listings
CA
Ingénieure/Ingénieur R&D ASIC
Capgemini · Paris, Ile-de-France, France
About The Role
Rejoignez notre équipe en tant qu'Ingénieur R&D ASIC. Vous serez responsable de la définition et de la spécification d'architectures d'ASIC, de la modélisation en RTL, de la vérification de la modélisation, de l'implémentation et de la simulation du Design For Test, ainsi que du design physique du circuit jusqu'au GDSII. Vous bénéficierez d'une qualité de vie au travail, d'apprentissages en continu et d'avantages groupe et CSE.
- Définir et spécifier des architectures d’ASIC, en mettant l'accent sur la fonctionnalité et la testabilité.
- Modéliser en RTL (VHDL, Verilog) et vérifier la modélisation dans un environnement ASIC.
- Implémenter et simuler le Design For Test (DFT, ATPG) et réaliser le design physique du circuit jusqu’au GDSII.
Description du profil
- Vous avez une expérience sur des ASICs, MPU, MCU ou des FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C …)
- Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM)
- Conception de module RTL (IP) et intégration-création de Top
- Vérification virtuelle de modules et d'ASIC Top (RTL & timings – C, C++, UVM)
- Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG
Nous proposons
**3 raisons de nous rejoindre :**
- Qualité de vie au travail : accord de télétravail en France et à l’international, accord sur l’égalité professionnelle, la parentalité, l’équilibre des temps et la mobilité durable.
- Apprentissage en continu : certifications et formations en libre accès, accompagnement sur mesure avec votre carrer manager, parcours d’intégration sur 9 mois.
- Avantages groupe & CSE : plan actionnariat, activités à tarifs préférentiels, remboursement partiel vacances, remboursement de votre abonnement sportif ou culturel.
This is an external listing. JobSpring does not represent or verify the employer. Report this listing
JobSpring