← Back to job listings
CA
Ingénieure/Ingénieur R&D ASIC
Capgemini · Rennes, Brittany, France
About The Role
Rejoignez notre équipe en tant qu'Ingénieur R&D ASIC. Vous serez responsable de la définition et de la spécification d'architectures d'ASIC, de la modélisation en RTL, de la vérification de la modélisation, de l'implémentation et de la simulation du Design For Test, ainsi que du design physique du circuit jusqu'au GDSII. Ce poste est ouvert aux candidats de tous niveaux d'expérience, du débutant à l'expert, ainsi qu'aux techniciens expérimentés spécialisés dans la conception des ASIC.
- Définir et spécifier des architectures d’ASIC, modéliser en RTL et vérifier la modélisation.
- Implémenter et simuler le Design For Test (DFT, ATPG), et réaliser le design physique du circuit jusqu’au GDSII.
- Collaborer avec les équipes et clients après Tape Out, et assurer le support technique.
Description du profil
- Idéalement issu(e) d'une école d'ingénieur ou d’une formation universitaire Bac+5 en (micro)électronique. Tout niveau d’expérience sera considéré, du débutant à l’expert.
- Le poste est également ouvert aux techniciens expérimenté(e)s (10 ans minimum) spécialisés dans la conception des ASIC.
- **Compétences recherchées :**
- Vous avez une expérience sur des **ASICs, MPU, MCU ou des FPGA** embarquant les ISA ou fonctionnalités suivantes (**ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C …)**
- Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM)
- Conception de module RTL (IP) et intégration-création de Top
- Vérification virtuelle de modules et d'ASIC Top (RTL & timings – C, C++, UVM)
- Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG
- Synthèse, STA, Preuve formelle
- Définition des contraintes de placement et de timings
- Implémentation et vérification physique (Floorplan, Partitionnement, Pad Ring, Place and Route, DRC, LVS, EMIR, contraintes Package ; DEF/LEF/GDSII)
- Support aux équipes & clients après Tape Out
- Connaissance des outils EDA ASIC (Cadence, Siemens, Synopsys)
- Automatisation de tests (Tcl, Python).
Nous proposons
**3 raisons de nous rejoindre :**
- Qualité de vie au travail : accord de télétravail en France et à l’international, accord sur l’égalité professionnelle, la parentalité, l’équilibre des temps et la mobilité durable.
- Apprentissage en continu : certifications et formations en libre accès, accompagnement sur mesure avec votre carrer manager, parcours d’intégration sur 9 mois.
- Avantages groupe & CSE : plan actionnariat, activités à tarifs préférentiels, remboursement partiel vacances, remboursement de votre abonnement sportif ou culturel.
This is an external listing. JobSpring does not represent or verify the employer. Report this listing
JobSpring