数字IC设计工程师-Core Unit

岗位职责 1. 负责或者参与SIMT指令集的定义，CU流水线设计，包括但不限于指令取指，译码，调度发射，数据冒险与资源冲突解决机制，运算执行，数据load/store，数据搬运形式和格式转换等； 2. 与验证团队讨论制定CU模块的验证计划，协助功能验证和性能验证团队完成覆盖率收敛与缺陷定位； 3. 与架构团队协同完成CU性能/功耗/面积（PPA）评估与优化，支持SIMT执行模型的高效实现； 4. CU子模块的逻辑综合、时序分析、低功耗设计，配合后端团队完成Floorplan与PR约束； 5. 支持软件驱动/编译器团队完成CU相关指令调试，性能调优，参与硬件性能计数器的定义与调优。 任职要求 1. 2年以上数字IC设计经验，至少1年GPGPU或AI加速器相关模块设计经验； 2. 精通 Verilog/SystemVerilog，有实际流片项目经验； 3. 深入理解 SIMT/SIMD 架构、GPU核内流水线设计（如NVIDIA CUDA Core / AMD CU 结构），熟悉了解指令集定义； 4. 熟悉CU微架构关键组件：Warp Scheduler、Dispatch Unit、ALU流水线，Load/store unit, Cache等; 5. 掌握低功耗设计方法（门控时钟、电源域划分等）； 6. 熟练使用 EDA工具：Synopsys DC/PT、Cadence LEC、SpyGlass等； 7. 具备时序分析与优化能力，能独立处理复杂数据路径的时序收敛。 具备以下经验者优先： 有指令Cache，数据Cache，LLC，数据一致性等设计经验； 熟练使用AI编程经验； 有汇编级指令调试 或 CPU/GPU异构计算经验； 掌握 Python/Tcl 脚本自动化流程。