数字IC验证工程师-Cache

岗位职责： 1.基于 UVM 搭建并维护 Cache 控制器、Tag RAM、Data Array 及一致性逻辑的验证环境； 2.根据架构规格制定详细的验证计划，开展覆盖率驱动的验证（Coverage-Driven Verification）； 3.开发定向测试、约束随机测试及复杂场景用例，覆盖协议合规性、边界条件和异常路径； 4.使用波形、断言、覆盖率分析等手段高效定位并协助修复 RTL 问题； 5.与架构师、设计工程师及软件团队紧密协作，澄清需求、优化验证策略； 6.参与验证基础设施建设，如记分板（Scoreboard）、内存模型（Memory Model）、断言库等； 7. 推动功能覆盖率收敛，达成 Sign-off 质量标准。 任职要求： 1.电子工程、计算机科学或相关专业本科及以上学历； 2.3 年以上 ASIC 验证经验，有 Cache 或缓存一致性验证实际项目经验； 3. 精通 SystemVerilog 和 UVM 方法学，熟悉主流 EDA 工具（如 Synopsys VCS、Cadence Xcelium）； 4.深入理解以下至少两项： 缓存架构（inclusive/exclusive、VIPT/PIPT、替换策略如 PLRU/BPLRU） 缓存一致性协议（ARM AMBA ACE/CHI、MESI/MOESI 或自研协议） 内存子系统与地址转换机制（MMU、TLB、页表） 5.具备使用 C/C++/Python 编写参考模型或验证工具脚本的能力者优先； 6. 有形式验证（Formal）或硬件仿真（Emulation，如 Palladium/ZeBu）经验者加分； 7. 熟悉 GPU 或 GPGPU 微架构经验加分。