IC设计工程师(J10201)

• 1.完成模块从算法/协议到芯片架构及微架构的实现；
• 2.完成模块的RTL实现及并和验证人员一起完成功能收敛；
• 3.配合后端人员完成模块的时序收敛；
• 4.参与算法/协议/架构的评估与优化；
• 5.参与模块的FPGA原型验证及芯片回片调试；
• 6.参与技术方向的规划和解决方案的评估。

1. 对数字IC设计理解深刻并精通Verilog
2. 具有5年以上IP设计/Soc设计整合经验，有实际Tapout经验并参与过Chip Bringup测试
3. 有整芯片时钟、复位以及电源管理相关设计经验
4. 参与过系统架构设计/微架构设计和系统指标如performance, power等分析
5. 有整芯片FPGA原型设计和调试经验

有如下经验者更佳：

1. 有PCIe/NVMe/SATA/eMMC/UFS/NAND接口的开发和调试经验者更佳
2. 有DFT/PR domain knowledge,有芯片量产调试经验
3. 有技术管理和小型团队管理经验