后端APR工程师(J10091)

1. 独立主导完成芯片复杂模块的从RTL到GDS完整flow；
2. 攻坚模块时序（Timing）、拥塞（Congestion）及设计规则检查（DRC）等关键问题；
3. 参与解决芯片级，专项问题，确保芯片物理实现符合设计规范与性能目标；
4. 深度参与 PD流程（flow）的搭建，优化与完善，协同制定并迭代相关 checklist。
5. 系统掌握芯片后端 APR 全流程，包括 floorplan、place、Power 规划、CTS、时序分析、布局布线等关键环节的原理与实践方法；
6. 精通tcl、perl、python 中至少一种脚本语言，能熟练运用脚本实现流程自动化、数据处理与工具定制；
7. 独立完成有挑战的Block 级别物理设计（PD），熟练驾驭后端主流 EDA 工具（如 Innovus、ICC2 等），能高效完成工具配置与设计实施；
8. 拥有出色的跨团队沟通能力，能清晰传递技术信息、协同解决跨环节问题。

经验要求

1. 至少3年芯片后端 APR 工作经验，独立完成过多个复杂Block的APR全流程设计；
2. 具备28nm及以下先进工艺节点流片经验，且有主流 Foundry的流片合作经历；
3. 有先进工艺节点（如16nm/7nm）设计经验者优先，参与过复杂ASIC芯片后端设计项目者优先；
4. 有Bumping，Physical verification经验者优先。