Sign In
Skip to content
← Back to job listings

（2026校）数字电路设计技术岗(J11328)

CETC Chip Technology · 重庆市

External listingFull-time11 months ago

About The Role

  • 1.负责数字集成电路从netlist到GDSII的全流程后端设计，包括综合、布局布线、时序优化、功耗分析及物理验证等；
  • 2.完成芯片的时序收敛、电源完整性分析、信号完整性分析及DFT实现；
  • 3.配合前端设计团队优化PPA,确保芯片满足性能、面积和功耗目标；
  • 4.解决后端设计中的物理实现问题，如拥塞、时钟树偏差、IR Drop等。
  • 1.学历要求：硕士及以上学历；
  • 2.专业要求：微电子、电子信息等相关专业；
  • 3.能力要求：具备扎实的电路基础知识,了解后端设计流程，熟练使用主流EDA、静态时序分析等工具；
  • 4.技能要求：掌握Verilog编程语言,熟悉数字电路后端设计全流程，熟悉先进工艺节点的物理设计调整，具备低功耗设计经验，有流片经验者优先；
  1. 其他要求：有团队合作意识，对事业具备较强的认同感；

This is an external listing. JobSpring does not represent or verify the employer. Report this listing