Sign In
Skip to content
← Back to job listings

DRAM规划设计工程师-DRAM Memory Planning&Enabling Engineer(J18444)

ChangXin Memory (CXMT) · 安徽省·合肥市, 上海市

External listingFull-timeabout 2 months ago

About The Role

  1. 标准跟踪与解读：追踪DRAM产品在国际JEDEC组织的最新标准更新，包括参与标准讨论会议、归纳整理会议文档及解读会议内容；
  2. 提案分析与论证：对业界其他公司提出的提案和讨论内容进行详细解读与必要论证，在JEDEC会议中做出对公司有利的反馈与投票选择；
  3. 跨部门联合研究：协同系统、模组、封装与电路设计部门，针对需深入研究的JEDEC论点开展联合研究，包括电路与SI仿真及行为模型研究，主导并组织研究会议；
  4. 产品定义与专利保护：定期与电路设计及系统部门沟通，共同定义DRAM产品及其系统使用场景的新方向，对有商业价值的规划与提案提出专利保护并在JEDEC会议中提出。
  5. 教育背景与专业知识：硕士及以上学历，微电子或相关专业；
  6. 专业技能与资格：能用Hspice、Finesim或Virtuoso等EDA工具完成电路仿真与分析，具备优秀的英语听说能力，能参与国际标准讨论与文档解读；
  7. 行业与专业经验：具备3年以上芯片设计经验，有芯片研发量产经验，熟悉DRAM存储器JEDEC SPEC者优先，了解CPU行为或DRAM Controller行为及CPU平台者优先；
  8. 项目/任务成果：具有全定制电路设计经验或存储器设计经验，能主导完成至少一项DRAM相关技术研究与分析；
  9. 其他要求：具有较强学习能力，能快速理解新事物并迅速反应，具备团队协作精神，能在跨部门沟通中有效推进工作闭环。

This is an external listing. JobSpring does not represent or verify the employer. Report this listing