About The Role

1.逻辑综合与STA signoff：主导芯片的逻辑综合、形式验证及STA signoff工作，确保芯片时序质量；
2.时序收敛方案制定：根据芯片的时序要求，确定芯片时序收敛方案，制定芯片级和模块级的SDC约束；
3.时钟与复位方案优化：参与芯片时钟和复位方案的制定和优化，支撑时序收敛达成；
4.Tapeout时序签核：与后端团队配合，完成芯片最终Tapeout的timing signoff，确保签核准确性。
1.教育背景与专业知识：本科或硕士及以上学历，微电子/集成电路及相关专业；
2.专业技能与资格：能使用DC、PT、Formality、LEC等EDA工具完成逻辑综合和STA方法学；具备脚本能力，能使用TCL、Perl或Python完成自动化流程开发；
3.行业与专业经验：10年以上STA相关经验，负责过两款以上量产芯片的Timing signoff；有高速接口（如DDR/LPDDR接口）的时序收敛经验；
4.项目/任务成果：主导过至少2款芯片从综合到Tapeout全流程的时序签核；
5.其他要求：具有团队协作能力，能在多项目并行中主动推进任务闭环。

This is an external listing. JobSpring does not represent or verify the employer. Report this listing

数字中端专家-STA Expert(J18465)