About The Role

功耗偏差根因分析：对比Silicon实测数据与设计仿真电流，深度拆解Silicon电流组成，定位功耗偏差根因，为工艺与设计团队提供优化方向与数据支撑；
功耗卡控规范制定与迭代：主导CP/FT测试站点功耗卡控规范（Spec）的制定，基于量产数据与良率分析持续迭代优化Spec，平衡测试覆盖率与成本效益；
跨部门协同与方案落地：作为核心接口，协同系统功耗测试、电路设计、模组设计等多部门团队，主导技术方案评审与关键功耗优化措施实施，确保从问题识别到方案验证的完整闭环；
方法论沉淀与标准流程固化：总结并固化电流功耗拆解方法论，优化功耗卡控标准流程（SOP），确保多款新品DRAM功耗指标一次达标，支撑产品量产。
教育背景与专业知识：硕士及以上学历，电子/集成电路/电子工程等相关专业；
专业技能与资格：具备数据分析能力，能使用仿真工具或脚本完成电流拆解与功耗分析，能制定并迭代测试Spec；
行业与专业经验：具备3年及以上半导体或内存功耗分析经验，有从测试规划到根因分析的全流程经验，有SoC或存储芯片功耗分析与优化经验者优先；
项目/任务成果：主导过至少2款DRAM产品功耗指标达标并支撑量产的完整过程；
其他要求：具有系统性拆解复杂功耗问题的能力，能在快节奏研发环境中推动跨团队协作与方案落地。

This is an external listing. JobSpring does not represent or verify the employer. Report this listing

DRAM功耗分析工程师-Power Consumption Analysis Engineer(J19574)

About The Role