Sign In
Skip to content
← Back to job listings

DDR模拟设计高级工程师-Senior Engineer for DDR Analog Design(J19590)

ChangXin Memory (CXMT) · 上海市

External listingFull-timeabout 2 months ago

About The Role

  1. 高速PHY接口设计：负责前沿工艺和规格下Die-to-Die、Chip-to-Chip高速PHY接口设计，以及DDR/GDDR PHY IP的模块级规格制定与电路设计仿真；
  2. Chiplet接口模块开发：负责Chiplet接口模块级规格制定及电路设计仿真，确保模块功能与性能满足系统要求；
  3. 版图设计协作与指导：与版图设计工程师协作，指导关键电路的版图设计，确保布局满足模拟电路性能要求；
  4. 封装与PCB设计支持：支持封装工程师进行先进封装设计及SI/PI仿真，支持硬件PCB设计以及bring-up调试；
  5. 文档撰写与系统分析：撰写详细的设计与测试计划文档，针对系统架构进行性能指标分析并提供相应的解决方案。
  6. 教育背景与专业知识：电子类相关专业硕士及以上学历，5年以上电路设计经验，具有扎实的模拟设计功底；
  7. 专业技能与资格：深入理解DDR等高速存储接口协议，具备高速SerDes设计经验者优先，深入理解low-jitter系统，包括但不限于source-synchronization system、CDR、PLL，具有高速接口和SerDes PHY功能模块（Tx driver、De-emphase、DLL/PLL、Bandgap、LDO、CTLE、BBPD、PI等）设计经历，熟悉EDA工具设计电感和版图设计及s-param提取，包括传输线、螺旋电感、Tcoil、谐振电路，具有定制化低功耗高速数字电路优化设计经验，熟悉timing control和补偿、clocking distribution；
  8. 行业与专业经验：3年以上DDR PHY设计经验，具备Chiplet接口或高速SerDes设计经验者优先；
  9. 项目/任务成果：主导过至少一个以上DDR/GDDR PHY IP或高速接口模块的全流程设计与量产验证项目；
  10. 其他要求：具备较好的自驱力及团队协作能力，能独立推进项目进度。

This is an external listing. JobSpring does not represent or verify the employer. Report this listing