高速接口电路设计专家-High-Speed Interface Circuit Design Expert(J19289)

高速IO架构设计：针对应用与存储产品中的高速IO接口电路进行架构设计、电路设计及验证优化，主导高速接收器和信号均衡器等关键模块开发；系统建模与仿真：进行模拟系统的建模和仿真，使用Matlab/Verilog-A等工具完成系统级行为验证与性能评估；EDA工具应用与开发：使用EDA工具进行电路设计、仿真与优化，指导Layout工程师完成版图设计，并提出针对电路需求的版图设计要求；技术支持与协同：为测试和系统部门提供测试与Debug技术支持，推动从设计到验证的闭环；前沿技术预研：预先研究用于下一代DRAM产品的先进高速IO技术，推动技术迭代与创新。

教育背景与专业知识：硕士及以上学历，微电子/集成电路/电子信息类专业，具备较深的器件物理和CMOS工艺基础；

专业技能与资格：具备5年以上高速接口电路设计经验，能使用DFE/CTLE/FFE等均衡技术和高速时钟分布技术完成电路设计；具备系统级建模能力，能使用Matlab和Verilog等工具完成建模与仿真；能使用Spectre/Hspice、Finesim、Virtuoso、Star RC等EDA工具完成设计开发；行业与专业经验：具有存储产品（如DRAM）领域的高速接口设计经验；

项目/任务成果：主导过至少一款高速IO接口电路从架构设计到流片的完整项目；

其他要求：具有团队合作精神和沟通能力，具有学习和挑战新技术的能力；管理角色需具备团队管理及项目管理能力。